摘要
本发明涉及一种基于强化学习的可布线性布局方法,结合宏单元布局模型与拥塞预测模型,在布局阶段引入可布线性评估机制,以提升芯片设计的可制造性与布线成功率。具体包括:利用强化学习驱动的布局模型进行宏单元布局;利用拥塞预测模型对布局结果进行拥塞预测;在每次布局迭代后提取宏区域、布线密度(RUDY)和引脚密度(Pin RUDY)三类特征,归一化后合并为三通道特征图,作为拥塞预测模型输入;根据预测结果动态调整强化学习的奖励函数,引导布局模型规避高拥塞区域。该方法能够显著提升布局方案在后续布线阶段的可实现性,减少返工,降低设计成本,具备较强的工程实用性与扩展性。