摘要
本发明涉及芯片设计技术领域，提供的一种基于芯片时序报告的关键路径筛选方法，通过采集芯片时序报告数据，基于时序指标数据从上述数据中筛选出前N条关键路径，再建立路径ID‑延迟类型‑场景的三维数据模型，并计算每条关键路径中单元延迟与互连线延迟的延迟比率。针对不同场景进行单类型延迟、类型关联性及RC条件影响对比，得到延迟特性数据。本发明公开了一种用于执行上述方法的系统，通过筛选前N条关键路径，避免全量数据冗余，提升分析效率。量化不同场景下的延迟变化规律。延迟特性数据反映出关键路径延迟对时序的实际影响，能够使设计人员快速定位关键路径的延迟瓶颈，且为后期芯片总延迟进行有针对性优化提供了依据和参考。
