基于可配置IP核的卷积神经网络FPGA加速系统及方法

本发明涉及一种基于可配置IP核的卷积神经网络FPGA加速系统及方法，属于人工智能硬件加速技术领域，旨在解决现有CNN加速方案中灵活性不足、资源利用率低及片外存储带宽瓶颈等问题。该系统采用SoC架构，将可配置的卷积批归一化激活IP核与池化IP核集成于FPGA可编程逻辑部分，并由处理系统按网络层顺序动态配置参数，实现硬件资源的时分复用。卷积与池化模块通过AXI4‑Stream直连，减少中间数据回写与重读，降低延迟与带宽压力。该方法通过软硬件协同调度，在提升计算吞吐率的同时兼顾通用性与扩展性，适用于多种CNN模型的高效推理加速。