一种通信总线的异常检测方法和装置

本申请公开了一种通信总线的异常检测方法和装置，应用于系统级芯片，系统级芯片集成总线控制器和运行有驱动软件的中央处理器，包括：总线控制器在通信总线进入数据传输状态后，对通信总线的时钟线进行监测；在时钟线为低电平的持续时间超过预设时长的情况下，判定时钟线异常，并生成中断信号；将中断信号上报至中央处理器；驱动软件通过中央处理器读取总线控制器的状态信息；对状态信息进行分析，确定总线控制器对时钟线的期望状态；在期望状态为低电平的情况下，确定导致时钟线异常的设备为总线控制器；在期望状态为高电平的情况下，确定导致时钟线异常的设备为外部设备。这样，可以减少人工干预，提升问题解决效率和系统可靠性。