一种可定位误码帧的LVDS SERDES链路测试装置

本发明公开一种可定位误码帧的LVDS SERDES链路测试装置，包括发送模块、隔离保护模块、接收模块以及上位机四个模块。利用发送模块中的编码器、接收模块中的解码器和隔离保护模块搭建的LVDS SERDES传输链路，实现对图像数据进行串并转换，可对发送端和接收端两端的数据进行电气隔离。发送模块中的FPGA将18位数字信号和9位控制信号发送给编码器进行编码，输出一对差分信号经隔离保护模块电气隔离后发送给解码器，经解码后的数字和控制信号返回至接收模块中的FPGA处理，通过回读接收模块的数据判断是否存在误码，实现图像数据的发送与接收的逻辑闭环。本发明可记录测试过程误码数，并当发生误码时定位误码发生位置，针对LVDS总线通信中的误码检测起到重要作用。